この記事で分かること
ＭＯＳＦＥＴのゲート抵抗値の計算方法がわかる。
ＭＯＳＦＥＴにゲート抵抗がついている理由と、ゲート抵抗値の求め方について説明します。
ＦＥＴは大別して、接合型(JFET)とＭＯＳ型（MOSFET)があります。
本記事では、ＭＯＳＦＥＴを単に「ＦＥＴ」と呼ぶことにします。
結論 ＦＥＴのベース抵抗値 計算式
ゲート抵抗ＲGは以下の計算で決まります。
ＲG＝Ｖｉｎ ／ ＩG
ここで、
Ｖin：入力電圧
ＩG：ゲート電流
ＩG = Ｑg ／ ｔ
Ｑg：ゲート入力電荷量［nＣ］*
ｔ：ゲート電圧の立上り時間［nｓ］
＊はＦＥＴのデータシートに記載
＊のＱgはＦＥＴのデータシートに記載されているので、
入力電圧Ｖinと、ゲート電圧の立上り時間ｔで求まります。
この式になる理由について説明します。
ＦＥＴのゲート抵抗値の決め方
ＦＥＴのゲート（Ｇ）－ソース（Ｓ）間はコンデンサに置き換えて考えることができます。
ＦＥＴをオンさせるにはＶGSに電圧を加える必要があるので、
このコンデンサを充電することになります。
このコンデンサを充電してＶGSが決められた電圧(10Vが多い)になるのに必要な電荷量が、
ゲート入力電荷量Qgになります。
QgはＦＥＴのデータシートに記載されています。
この例の場合、入力電圧Ｖin＝10Vにした場合は、このＱgの値25nCを使用します。
10Ｖでない場合は、データシートのＱg-VGSグラフ(ダイナミック入出力特性)を参照し、
使用するＶGSに相当するＱgを使用します。
Ｖin=12Vの場合、このグラフよりＱg＝30nCとなります。
Ｑgはゲート電流IGをt時間流して充電されると考えると
Ｑg＝ＩG ｘ ｔ
となるので、ゲート電流ＩＧは
ＩG = Ｑg ／ ｔ ・・・・（１）
となります。
※厳密にはミラー効果により、ゲートから見た容量が変化して、ＩG 一定ではないのですが、
大きな影響はないので、簡略化しています。
ｔはゲート電圧がVinまで達する時間、つまり立上り時間になります。
立上り時間ｔを決めれば、ゲート電流ＩG が決まります。
よって、ゲート抵抗ＲＧは、
ＲG＝Ｖｉｎ ／ ＩG ・・・・（２）
となります。
以上から、ゲート電圧の立上り時間tを決めれば、ゲート抵抗ＲGが求まります。
このｔをどの程度にするかは、以下の事を考慮する必要があります。
＜立上り時間ｔが短い場合＞
ＶGSの立上りを早くなり高速化できますが、以下の問題があります。
・ゲート電圧に寄生振動が発生してFETが壊れる。
ゲート抵抗が小さいと、コンデンサ成分とリードによるインダクタンス成分が共振を起こして
大きな振動波形が発生し、ＶGSの最大定格を超えたり、誤動作を起こしてＦＥＴが
破壊する恐れがあります。
・ドレイン電圧ＶDSの立上り／立下りが早すぎて、ノイズが大きくなる。
ＶGSの立上り／立下りが急速なので、その分ＶDSも急速に変化します。
高電圧スイッチングの場合、大きなノイズが発生し、他の回路に影響を与えたり、
ＥＭＣ試験で放射ノイズが大きくなり、規制をクリアできなくなる場合があります。
・ゲート電流ＩG が大きすぎて、ＦＥＴ前段の制御回路が壊れる。
ＩG が制御回路の電流供給能力(ソース電流／シンク電流)を超えると
回路が故障する場合があります。
＜立上り時間ｔが長い場合＞
ＶGSの立上りを遅くでき、上記の問題がなくなりますが、以下の問題が出てきます。
・スイッチングが遅くなることで損失が増大し、高熱でＦＥＴが故障する。
ＦＥＴはON⇔ＯＦＦの切り替え時は損失が大きく、
この時間が長すぎると発熱でＦＥＴが壊れる場合があります。
・ブリッジ回路の場合、上下のＦＥＴが同時オンを起こしてショート故障する。
スイッチングが遅いと本来片方だけONする動作が、
上下ともONする場合が発生(アーム短絡)して、過電流で壊れる場合があります。
と言う訳で、立上り時間ｔを決めるのが難しく感じられると思いますが、
一般的な回路のＲGは数10 ～ 数100Ωの範囲で用いられているので、
その範囲内で、まず動作させてみて調整を行うのが望ましいです。
ＦＥＴのゲート抵抗 計算例
Ｖin＝12Vで東芝製ＦＥＴ TK12A60W を使用する場合
先程提示したダイナミック入出力特性グラフより、
ＶGS＝12V時のＱg＝30nC となります。
ＶGSの立上り時間ｔ＝1us(＝1000ns)とすると、
ゲート電流IGは(1)式より
ＩG = Ｑg ／ ｔ＝30 / 1000＝0.03 ( ＝ 30mA)
よって、ゲート抵抗ＲGは(2)式より
ＲG＝Ｖin／ＩG ＝12／0.03＝400Ω → 470Ωを選択
実際には400Ωの抵抗値は販売されてないので、抵抗値のラインアップで最も近い470Ωにします。
抵抗値のラインアップ： 一般的にE12系列、E24系列があります。詳しくは「抵抗 系列」で検索してください。
ＲG=470Ωの場合のゲート電流ＩGは(1),(2)式を変形して
ＩG = Ｖin / ＲG = 12V / 470Ω ≒ 25.5mA
立上り時間ｔは
ｔ＝Ｑg／ＩG＝30nC / 25.5mA ≒ 1.17 us
となります。
このゲート電流ＩGを流しても前段のＦＥＴ制御回路の電流供給能力に問題がなく、
また、ブリッジ回路で使用する場合は、この立上り時間ｔで上下ショートする恐れがない
十分なデットタイムをとっているならば使用することができます。
※デットタイム：上下ＦＥＴが両方ともＯＦＦの期間。
＜FETの選定方法や、トランジスタのベース抵抗の決め方等について解説しています＞
＜FETの安全動作領域(SOA)の判定方法を解説しています＞
＜FETのスイッチング損失の計算方法について解説しています＞
以下の記事で、電子回路工作で役立つ工具類を紹介しています。
